

Not gate 시뮬레이션 및 vhdl 실습 보고서

이름 : 정현우

학년 : 2학년


학번 : 2023004557

과목 : 디지털논리회로설계


1. VHDL code

```
library ieee;  
use ieee.std_logic_1164.all;  
  
entity not_gate is  
    port (  
a : in std_logic;  
y : out std_logic  
    );  
end entity not_gate;  
  
architecture behavioral of not_gate is  
begin  
    y <= not a;  
end architecture behavioral;
```


2. circuit



3. simulation



1. if input = 1 / output = 0



2. if input = 0 / output = 1

4. 관련 이론 및 고찰

Logisim-evolution과 Questa를 이용하여 VHDL로 구현한 NOT 게이트의 동작을 검증하였다.

입력값(a)이 0일 때 출력값(y)은 1로 나타났으며, 입력값(a)을 1로 변경하였을 때 출력값(y)은 0으로 나타났다.

이러한 결과는 NOT 게이트가 입력 신호를 정상적으로 반전한다는 것을 보여준다. 두 가지 시뮬레이션 결과 모두 이론적인 진리표와 일치하므로 VHDL로 구현한 NOT 게이트가 정상적으로 작동함을 확인하였다.

Input (a)	Output (y)
0	1
1	0